# **EUROPEAN PATENT OFFICE**

# **Patent Abstracts of Japan**

**PUBLICATION NUMBER** 

2000209118

**PUBLICATION DATE** 

28-07-00

APPLICATION DATE

14-01-99

**APPLICATION NUMBER** 

11007204

APPLICANT: SHARP CORP;

INVENTOR: AKIYAMA TOSHIFUMI;


INT.CL.

: H04B 1/26 H03G 3/20 H04B 1/16

H04L 27/38

TITLE

: RECEIVER



ABSTRACT: PROBLEM TO BE SOLVED: To obtain an optimum AGC characteristic without caring about dispersion in a gain of a tuner and a deviation in a gain between channels by controlling a gain of a plurality of amplifier stages before and after frequency conversion of an input signal into an IF signal in a receiver with an AGC circuit used for a tuner of a digital CATV.

> SOLUTION: A gain of an RF AGC amplifier in a tuner and a gain of an IF AGC amplifier 3 that are used for AGC are controlled respectively by respective control signals so that an input to an A/D converter 7 before digital demodulation is controlled constant. A level detection section 9 of the receiver detects a level of the input signal A/D-converted by the A/D converter 7, each control signal required for the gain control is obtained through an arithmetic processing, and D/A-converted respectively by D/A converters 11, 12 and fed to the tuner 1 and the IF AGC amplifier 3.

COPYRIGHT: (C)2000,JPO

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-209118 (P2000-209118A)

(43)公開日 平成12年7月28日(2000.7.28)

(51) Int.Cl.7		識別記号	FΙ		テーマコード(参考)
H 0 4 B	1/26		H 0 4 B 1/26	N	5 J 1 O O
H 0 3 G	3/20		H 0 3 G 3/20	С	5 K 0 0 4
H 0 4 B	1/16		H 0 4 B 1/16	R	5 K O 2 O
H 0 4 L	27/38		H04L 27/00	G	5 K 0 6 1

審査請求 未請求 請求項の数5 〇L (全 13 頁)

4	
(21)出願番号	特願平11-7204

(22)出願日 平成11年1月14日(1999.1.14)

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 秋山 利文

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(74)代理人 100085501

弁理士 佐野 静夫


最終頁に続く

### (54) 【発明の名称】 受信機

### (57)【要約】

【課題】 デジタルCATVのチューナなどに用いられるAGC回路を有する受信機で、入力信号をIF信号に周波数変換する前後で複数段利得を制御する。このとき、チューナの利得のばらつきやチャンネル間の利得の偏差を気にすることなく、最適なAGC特性が得られるようにする。

【解決手段】 デジタル復調を行う前のA/Dコンバータ7への入力が一定レベルとなるように、入力信号のAGC制御のためのRFAGC増幅器と、IFAGC増幅器3とをそれぞれコントロール信号で利得の制御を行う。受信機はA/Dコンバータ7でA/D変換された入力信号のレベル検出をレベル検出部9で行い、各コントロール信号をそれぞれ計算処理により求め、それぞれD/Aコンバータ11、12でD/A変換してチューナ1、IFAGC増幅器3に出力する。



#### 【特許請求の範囲】

【請求項1】 デジタル放送のRF信号を増幅するRF AGC増幅器を内蔵し希望するチャンネルを選択してI F信号に変換するチューナと、前記IF信号を増幅する IFAGC増幅器と、前記IFAGC増幅器で増幅され た信号を一定周波数の信号と混合してベースバンド信号 に変換するミキサと、前記ベースバンド信号をA/D変 換するA/Dコンバータと、前記A/Dコンバータより 出力される前記ベースバンド信号をデジタル復調するデ ジタル復調処理回路とを備えた受信機において、

前記デジタル復調処理回路は前記ベースバンド信号のレ ベルを検出するレベル検出部と、前記RFAGC増幅器 の利得と前記IFAGC増幅器の利得をそれぞれ独立に 変化させて前記ベースバンド信号をデジタル復調できる 状態に自動的に設定する演算回路とを備えたことを特徴 とする受信機。

【請求項2】 前記演算回路は前記RFAGC増幅器の 利得と前記IFAGC増幅器の利得の一方を可変領域の 一端に固定し、他方を一端から他端に向かって変化さ せ、他端に達しても前記デジタル復調処理回路が前記べ 20 ースパンド信号をデジタル復調しえないときは、前記他 方を他端に固定したまま前記一方を一端から他端に向か って変化させるように制御を切り替えて前記ベースバン ド信号をデジタル復調できる状態に自動的に設定すると とを特徴とする請求項1に記載の受信機。

【請求項3】 制御の切り替えの基準利得となる切り替 え点を各チャンネルでとに記憶領域に記憶しておき、前 記演算回路は受信チャンネルの切り替え点を前記記憶領 域より読み取り、前記IFAGC増幅器の利得と前記R FAGC増幅器の利得を前記切り替え点に設定し、その 30 ときの前記レベル検出部で検出された前記ベースバンド 信号のレベルと前記切り替え点での利得における前記べ ースバンド信号の本来のレベルに対応する基準レベルを 比較して、その比較結果に応じてRFAGC増幅器とⅠ FAGC増幅器の利得のどちらか一方の利得を最大又は 最小に固定し、その後は他方の利得を変化させて前記べ ースバンド信号をデジタル復調できる状態に自動的に設 定することを特徴とする請求項1 に記載の受信機。

【請求項4】 前記演算回路が前記レベル検出部で検出 された前記ベースバンド信号のレベルと前記基準レベル 40 を比較した結果によって利得を可変する第1の利得コン トロール信号と利得を固定する第2の利得コントロール 信号を出力するとともに前記第1の利得コントロール信 号と前記第2の利得コントロール信号をD/A変換する D/Aコンバータと、D/A変換された前記第1の利得 コントロール信号を前記RFAGC増幅器に出力しD/ A変換された前記第2の利得コントロール信号をIFA GC増幅器に出力するか、D/A変換された前記第1の 利得コントロール信号を前記IFAGC増幅器に出力し D/A変換された前記第2の利得コントロール信号をR 50 FAGC増幅器を含んでいる。フィルタ44は中間周波

FAGC増幅器に出力するかを前記演算回路の制御によ って切り替えるスイッチとを備えたことを特徴とする請 求項3に記載の受信機。

【請求項5】 デジタル放送のRF信号を増幅するRF

AGC増幅器を内蔵し希望するチャンネルを選択してI

F信号に変換するチューナと、前記IF信号を増幅する IFAGC増幅器と、前記IFAGC増幅器で増幅され た信号を一定周波数の信号と混合してベースバンド信号 に変換するミキサと、前記ベースバンド信号をA/D変 10 換するA/Dコンバータと、前記A/Dコンバータより 出力される前記ベースバンド信号をデジタル復調するデ ジタル復調処理回路とを備えた受信機において、 前記デジタル復調処理回路は前記ベースバンド信号のレ ベルを検出してデジタルの検出結果を出力するレベル検 出部と、前記検出結果をD/A変換するD/Aコンバー タとを備え、前記D/Aコンバータより出力されるアナ ログ信号を処理して前記RFAGC増幅器の利得と前記 IFAGC増幅器の利得の一方を変化させ他方を固定す る制御を行うアナログ回路を有し、前記アナログ回路 は、前記アナログ信号と第1の一定電圧との差を増幅し て前記第1の一定電圧に加える第1の増幅回路と、前記 第1の増幅回路の出力の低域の周波数成分のみを通過さ せるローパスフィルタと、前記ローパスフィルタの出力 と前記第1の一定電圧よりも高い第2の一定電圧との差 を前記第1の増幅回路の利得よりも高い利得で増幅して 前記第2の一定電圧に加えて前記RFAGC増幅器の利 得を制御するコントロール信号を出力する第2の増幅回 路と、前記ローパスフィルタの出力と前記第1の一定電 圧よりも低い第3の一定電圧との差を前記第1の増幅回 路の利得よりも高い利得で増幅して前記第3の一定電圧 に加えて前記IFAGC増幅器の利得を制御するコント

特徴とする受信機。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は入力信号を2つの増 幅器を用いて自動的に利得を制御するAGC (automati c qain control) 回路を有する受信機に関し、特にその 最適な利得の制御をデジタル計算処理もしくはアナログ 回路で信号処理することによって行う受信機に関する。 [0002]

ロール信号を出力する第3の増幅回路とを有することを

【従来の技術】AGC同路はCATV (ケーブルテレビ ジョン)のデジタル復調を行う受信機などにおいて、受 信した入力信号のレベルを自動的に調整するために使用 されている。図9は従来のAGC回路を含む受信機のブ ロック図である。

【0003】チューナ43はRF入力信号から希望する チャンネルの信号を選択し、IF信号(中間周波数信 号)に変換する。チューナ43は自動利得制御を行うR

数の成分のみを通過させる。中間周波数増幅器(IFA GC増幅器) 45はフィルタ44より出力されるIF信 号の自動利得制御を行う。

【0004】ミキサ47は増幅器45で増幅されたIF 信号と局部発振器48より出力される一定の周波数信号 を混合し、ベースバンド信号を出力する。増幅器49は ミキサ47より出力されるベースバンド信号を増幅す る。A/Dコンバータ50は増幅器49で増幅されたべ ースバンド信号をデジタル信号に変換する。

50でデジタル信号に変換されたベースバンド信号の復 調を行う。デジタル復調IC51は自動利得制御を行う ために、内部にベースバンド信号から入力信号のレベル を検出するレベル検出部52と、レベル検出部52で検 出されたベースバンド信号のレベルをアナログ信号に変 換するD/Aコンバータ53とを有する。

【0006】AGC制御回路46はD/Aコンバータ5 3でアナログ信号に変換された入力信号のレベルを入力 して、利得制御のためのコントロール信号をチューナ4 3と、IFAGC増幅器45にそれぞれ送る。このよう 20 な回路によるフィードバック制御によって自動利得制御 が行われる。

【0007】AGC制御回路46の2つの従来例を図1 Oと図11に示す。図10において、デジタル復調ⅠC 51から送られてくるアナログの信号は抵抗58を介し てCMOS演算増幅器56の非反転入力端子(+)に入 力される。CMOS演算増幅器56の反転入力端子

(-) には一定電圧Vrefが電圧源57から入力され

【0008】CMOS演算増幅器56の出力端子と非反 30 転入力端子(+)は抵抗55を介して接続されている。 CMOS演算増幅器56の出力端子より出力される信号 は抵抗54を介してコントロール信号RFAGCとし て、チューナ43 (図9参照) へ利得制御のために供給 される。また、CMOS演算増幅器56の非反転入力端 子(+)からコントロール信号 I F A G C が I F A G C 増幅器45 (図9参照) に供給される。

【0009】図10に示すAGC制御回路の制御は入力 信号が弱い場合、RFAGC増幅器の利得を最大にした 状態で、IFAGC増幅器45の利得を制御する。一 方、入力信号が強い場合、IFAGC増幅器45の利得 を固定し、RFAGC増幅器の利得を制御する。このよ うな切り替えは入力信号のレベルを示すデジタル復調 I C51からの信号と一定電圧57とがCMOS演算増幅 器56に入力されることによって行われる。

【0010】デジタル復調【C5】から入力される入力 信号のレベルを示す信号が一定電圧Vrefより低いと きには、コントロール信号RFAGCが最小となり、と れによりRFAGC増幅器の利得が最大となる。デジタ ル復調 I C 5 1 からの信号がコントロール信号 I F A G 50 回路によってR F A G C 増幅器の利得と I F A G C 増幅

CとしてIFAGC増幅器45に供給される。一方、入 力信号のレベルを示す信号が一定電圧57より高いとき には、コントロール信号 I FAGCは一定の電圧 (Vr ef)となる。デジタル復調IC51からの信号が抵抗 54、55の値によって定まる利得で増幅されてコント ロール信号RFAGCとしてRFAGC増幅器に供給さ れる。

【0011】次に、図11はAGC制御回路46の別例 である。デジタル復調IC51からの入力信号のレベル 【0005】デジタル復調IC51はA/Dコンパータ 10 を示す信号はそのままコントロール信号RFAGCとし て出力する。そして、入力信号のレベルを示す信号を直 列に接続された抵抗59と抵抗60で分圧してコントロ ール信号IFAGCを出力する。

## [0012]

【発明が解決しようとする課題】RFAGCとIFAG Cの特性は条件によって異なるが、図11に示すAGC 制御回路は入力信号が弱い場合にはRFAGC増幅器の 利得が最大にはならず、雑音指数特性が悪くなるという 問題があった。一方、図10に示すAGC制御回路は入 力信号が弱い場合に、RFAGC増幅器の利得を最大と するようにコントロール信号RFAGCを出力すること ができるが、切り替えを与える一定電圧57を生産時に 調整する必要があり、さらに制御の安定性にも問題があ った。

【0013】本発明は上記課題を解決するものであり、 入力信号が小さいときでも雑音指数特性が良い自動利得 制御ができるようにし、また無調整で簡単に制御できる ことを目的とする。

#### [0014]

【課題を解決するための手段】上記目的を達成するため に、本発明の請求項1では、デジタル放送のRF信号を 増幅するRFAGC増幅器を内蔵し希望するチャンネル を選択してIF信号に変換するチューナと、前記IF信 号を増幅するIFAGC増幅器と、前記IFAGC増幅 器で増幅された信号を一定周波数の信号と混合してベー スバンド信号に変換するミキサと、前記ベースバンド信 号をA/D変換するA/Dコンバータと、前記A/Dコ ンパータより出力される前記ベースバンド信号をデジタ ル復調するデジタル復調処理回路とを備えた受信機にお 40 いて、前記デジタル復調処理回路は前記ベースパンド信 号のレベルを検出するレベル検出部と、前記RFAGC 増幅器の利得と前記IFAGC増幅器の利得をそれぞれ 独立に変化させて前記ベースパンド信号をデジタル復調 できる状態に自動的に設定する演算回路とを備えるよう にしている。

【0015】このような構成によると、受信機は受信し た信号をデジタル復調処理回路でデジタル復調できるよ うに自動的にRFAGC増幅器とIFAGC増幅器の利 得を設定する。その際にデジタル復調処理回路では演算

5

器の利得をそれぞれ独立に変化させ、レベル検出部でレベル検出を行うことによって自動的に利得の設定を行う。

【0016】また、本発明の間求項2では、請求項1の受信機において、前記演算回路は前記RFAGC増幅器の利得と前記IFAGC増幅器の利得の一方を可変領域の一端に固定し、他方を一端から他端に向かって変化させ、他端に達しても前記デジタル復調処理回路が前記ベースバンド信号をデジタル復調しえないときは、前記他方を他端に固定したまま前記一方を一端から他端に向かって変化させるように制御を切り替えて前記ベースバンド信号をデジタル復調できる状態に自動的に設定するようにしている。

【0017】とのような構成によると、受信機は例えば よって切り替えるスイッチとを備えるようにしている。 RFAGC増幅器の利得と IFAGC増幅器の利得をと もに最小としてから、まずRFAGC増幅器の利得を高くしていく。その後、RFAGC増幅器の利得が最大と なってもデジタル復調できる状態にならないときには、 RFAGC増幅器の利得を最大に固定したまま IFAG C増幅器の利得を最小から最大まで変化させる制御によ 20 ってデジタル復調できる状態に設定する。 とができる。そして、スイッチが D/A コンバータで D/A

【0018】また、本発明の請求項3では、請求項1の受信機において、制御の切り替えの基準利得となる切り替え点を各チャンネルごとに記憶領域に記憶しておき、前記演算回路は受信チャンネルの切り替え点を前記記憶領域より読み取り、前記1FAGC増幅器の利得と前記RFAGC増幅器の利得を前記切り替え点に設定し、そのときの前記レベル検出部で検出された前記ベースバンド信号のレベルと前記切り替え点での利得における前記ベースバンド信号の本来のレベルに対応する基準レベル 30を比較して、その比較結果に応じてRFAGC増幅器とIFAGC増幅器の利得のどちらか一方の利得を最大又は最小に固定し、その後は他方の利得を変化させて前記ベースバンド信号をデジタル復調できる状態に自動的に設定するようにしている。

【0019】 このような構成によると、チャンネルの切り替えが行われた直後等ではまず演算回路が記憶領域より受信チャンネルの切り替え点を読み取り、RFAGC増幅器の利得とIFAGC増幅器の利得を切り替え点に設定する。そして、デジタル復調処理回路に入力される40ベースバンド信号のレベルと、その切り替え点での利得におけるベースバンド信号の本来のレベルに対応する基準レベルを比較する。検出されたベースバンド信号のレベルが基準レベルよりも大きいときにはIFAGC増幅器の利得を最小に固定したままRFAGC増幅器の利得を変化させ、一方、ベースバンド信号のレベルが基準レベルよりも小さいときにはRFAGC増幅器の利得を最大に固定したままIFAGC増幅器の利得を最大に固定したままIFAGC増幅器の利得を変化させる制御によって利得の自動設定を行う。

【0020】また、本発明の請求項4では、請求項3の 50 ーパスフィルタの出力と前記第1の一定電圧よりも高い

受信機において、前記演算回路が前記レベル検出部で検 出された前記ベースバンド信号のレベルと前記基準レベ ルを比較した結果によって利得を可変する第1の利得コ ントロール信号と利得を固定する第2の利得コントロー ル信号を出力するとともに前記第1の利得コントロール 信号と前記第2の利得コントロール信号をD/A変換す るD/Aコンバータと、D/A変換された前記第1の利 得コントロール信号を前記RFAGC増幅器に出力しD /A変換された前記第2の利得コントロール信号を IF AGC増幅器に出力するか、D/A変換された前記第1 の利得コントロール信号を前記IFAGC増幅器に出力 しD/A変換された前記第2の利得コントロール信号を RFAGC増幅器に出力するかを前記演算回路の制御に よって切り替えるスイッチとを備えるようにしている。 【0021】このような構成によると、演算回路は第1 の利得コントロール信号と第2の利得コントロール信号 を出力する。第1の利得コントロール信号は利得を可変 し、第2の利得コントロール信号は利得を固定するの で、第1の利得コントロール信号と第2の利得コントロ とができる。そして、スイッチが D/A コンバータで D /A変換された第1のコントロール信号をRFAGC増 幅器に出力しD/A変換された第2のコントロール信号 を I F A G C 増幅器に出力するか、第1のコントロール 信号をIFAGC増幅器に出力し第2のコントロール信 号をIFAGC増幅器に出力するかを演算回路の制御に よって切り替えるので、RFAGC増幅器とIFAGC 増幅器の利得を一方を固定したまま他方を変化させて自 動的に利得を設定することができる。

【0022】また、本発明の請求項5では、デジタル放 送のRF信号を増幅するRFAGC増幅器を内蔵し希望 するチャンネルを選択してIF信号に変換するチューナ と、前記IF信号を増幅するIFAGC増幅器と、前記 IFAGC増幅器で増幅された信号を一定周波数の信号 と混合してベースバンド信号に変換するミキサと、前記 ベースバンド信号をA/D変換するA/Dコンバータ と、前記A/Dコンバータより出力される前記ベースバ ンド信号をデジタル復調するデジタル復調処理回路とを 備えた受信機において、前記デジタル復調処理回路は前 記ベースバンド信号のレベルを検出してデジタルの検出 結果を出力するレベル検出部と、前記検出結果をD/A 変換するD/Aコンバータとを備え、前記D/Aコンバ ータより出力されるアナログ信号を処理して前記RFA GC増幅器の利得と前記IFAGC増幅器の利得の一方 を変化させ他方を固定する制御を行うアナログ回路を有 し、前記アナログ回路は、前記アナログ信号と第1の一 定電圧との差を増幅して前記第1の一定電圧に加える第 1の増幅回路と、前記第1の増幅回路の出力の低域の周 波数成分のみを通過させるローパスフィルタと、前記ロ

第2の一定電圧との差を前記第1の増幅回路の利得より も高い利得で増幅して前記第2の一定電圧に加えて前記 RFAGC増幅器の利得を制御するコントロール信号を 出力する第2の増幅回路と、前記ローパスフィルタの出 力と前記第1の一定電圧よりも低い第3の一定電圧との 差を前記第1の増幅回路の利得よりも高い利得で増幅し て前記第3の一定電圧に加えて前記 IFAGC 増幅器の 利得を制御するコントロール信号を出力する第3の増幅 回路とを有するようにしている。

【0023】このような構成によると、デジタル復調処 10 理回路はベースバンド信号のレベルを検出して、その結 果をD/A変換して一系統のアナログ信号をするもので あっても、アナログ回路がデジタル復調処理回路からの アナログ信号をアナログ処理することによって受信機は RFAGC増幅器の利得とIFAGC増幅器の利得の一 方を固定し、他方を利得コントロール信号に応じて変化 させるように制御を行う。

【0024】また、アナログ回路が第1の増幅回路でア ナログ信号と切り替え点となる第1の一定電圧との差を ィルタが低周波数成分のみ通過させる。第2の増幅回路 がローパスフィルタの出力と第2の一定電圧の差を第1 の増幅回路の利得よりも高い利得で増幅する。また、第 3の増幅回路がローパスフィルタの出力と第3の一定電 圧の差を第1の増幅回路の利得よりも高い利得で増幅す る。これにより、第2の増幅回路と第3の増幅回路はア ナログ信号に対して出力が異なるようになるので、RF AGC増幅器の利得と、IFAGC増幅器の利得をそれ ぞれ独立して制御できる。

## [0025]

【発明の実施の形態】<第1の実施形態>以下、本発明 の実施形態について説明する。図1は本発明の第1の実 施形態の受信機のブロック図である。図1において、チ ユーナ1はRF入力信号から希望するチャンネルの信号 を選択し、IF信号に変換する。チューナーは自動利得 制御を行うRFAGC増幅器を含んでいる。フィルタ2 は中間周波数の成分のみを通過させる。中間周波数増幅 器(IFAGC回路)3はフィルタ2より出力されるI F信号の自動利得制御を行う。

IF信号と発振器5より出力される一定の周波数信号を 混合し、ベースバンド信号を出力する。増幅器6はミキ サ4より出力されるベースバンド信号を増幅する。A/ Dコンバータ7は増幅器6で増幅されたベースバンド信 号をデジタル信号に変換する。デジタル復調IC(デジ タル復調処理回路)8はA/Dコンバータ7でデジタル 信号に変換されたベースバンド信号を復調する。デジタ ル復調IC8は例えばQAM(Quadrature Amplitude M odulation) 復調するデジタル復調処理回路である。デ ジタル復調IC8は自動利得制御を行うAGC回路と、

AGC回路で利得が制御された信号を復調する復調回路 70を含んでいる。

【0027】AGC回路はレベル検出部9と演算回路1 0と2つのD/Aコンバータ11、12とから成る。レ ベル検出部9はベースバンド信号のレベルを検出する。 演算回路10はRFAGC増幅器の利得とIFAGC増 幅器3の利得をそれぞれ独立して制御する。演算回路1 OはCPU (Central Processing Unit) 等で構成され ている。

【0028】D/Aコンパータ11、12は演算回路1 0より出力されるコントロール信号をアナログ信号に変 換する。D/Aコンバータ11はIFAGC増幅器3の 利得を制御するコントロール信号を【FAGC増幅器3 に供給する。D/Aコンバータ12はRFAGC増幅器 の利得を制御するコントロール信号をチューナーに供給 する。このようなフィードバック制御によって自動利得 制御が行われる。

【0029】ととで、RFAGC増幅器とIFAGC増 幅器3はD/Aコンバータ11、12から与えられるA 増幅する。そして、第1の増幅回路の出力をローパスフ 20 GC電圧が大きいとき利得が大きく、AGC電圧が小さ いとき利得が小さくなるものとする。

> 【0030】入力信号を受信した初期の段階や希望する チャンネルに切り替えた直後の段階で演算回路10は図 2に従った処理を行う。まず、ステップS1で演算回路 10はD/Aコンバータ11と12から出力されるAG C電圧がそれぞれ最小になるようなデジタル値をD/A コンバータ11と12に出力する。これによって、RF AGC増幅器とIFAGC増幅器3の利得は最小とな

【0031】次に、ステップS2でとの状態でD/Aコ 30 ンバータ12の出力のみ少し大きくなるようにD/Aコ ンバータ12に与えるデジタル値を変える。そして、ス テップS3でAGCループが閉じたか否か判定する。 I ○8への入力信号が | ○8の復調回路 70で復調できる 状態になったときはステップS9に進みAGCループが 閉じたと判定し、ステップS10で各AGC信号をD/ A変換して出力させる。とのとき、レベル検出部9の出 力値に応じたデジタル値がD/Aコンバータ11、12 へ与えられ、これらのデジタル値をD/A変換したAG 【0026】ミキサ4はIFAGC増幅器3で増幅した 40 C信号がRFAGC増幅器、IFAGC増幅器3にそれ ぞれ加えられる。これにより、入力信号のレベル変動に 応じてAGC回路は自動利得制御を行う。

> 【0032】ステップS3でAGCループが閉じていな いときは、AGCループが閉じるまでステップS2でD /Aコンバータ12への入力を大きくしてRFAGC電 圧を大きくしていく。ステップS4でD/Aコンバータ 12から出力されるAGC電圧が最大値になるまで、大 きくしてもAGCループが閉じないときは、ステップS 5でIFAGC用のD/Aコンバータ11から出力され 50 るAGC電圧を大きくする。そして、ステップS6でA

GCループが閉じるか否か判定しながらステップS5で IF用AGC電圧を大きくする。ステップS7でD/A コンバータ11から出力されるAGC電圧が最大値にな るまで、大きくしてもAGCループが閉じないときは、 ステップS8で信号が存在しないと判定する。以上の動 作はチャンネル切り換え毎に行われる。ステップS9で AGCループが閉じた後は、ステップS10でレベル検 出部9で検出されたベースバンド信号のレベルに応じて RFAGC信号とIFAGC信号を出力してRFAGC 増幅器とIFAGC増幅器の利得を制御する。

【0033】以上のように演算回路10は受信入力信号 の大きさに関係なく強制的にD/Aコンバータ11、1 2へのデジタル値を決める機能と、受信入力信号の大き さに応じたデジタル値をD/Aコンパータ11、12に 与える機能とを有する。

【0034】なお、チューナ1は選択するチャンネルに よって増幅度がばらつくことがあるが、RFAGC増幅 器の利得とIFAGC増幅器3の利得の最大値はスペッ クで規定されている弱入力レベルでそのようなチャンネ ル間のばらつきを含めても十分に増幅できるだけの利得 20 る。この処理手順に従っても図2に示す処理と結果的に に設定しておく。

【0035】とのような処理によって、入力信号が大き い場合にはRFAGC増幅器の利得を大きくするだけで AGCループは閉じることになる。一方、入力信号のレ ベルが弱いときには、必ずRFAGC増幅器は最大利得 となるような自動利得制御となっており、雑音指数特性 が良くチャンネル間のばらつきに依存しない自動利得制 御を実現している。また、図10に示す上記従来のAG C回路では一定電圧57の調整が必要であったが、本実 施形態では演算回路10がRFAGC増幅器の利得の最 30 大値を切り替え点にしてIFAGC増幅器3の利得を固 定しRFAGC増幅器の利得を変化させる処理からIF AGC増幅器3の利得を変化させRFAGC増幅器の利 得を固定する処理に切り替えるようになっているのでそ のような調整は不要となっている。

【0036】また、この処理手順の変形例としてIFA GC増幅器3とRFAGC増幅器が最大利得を持つとき を初期状態としても実施可能である。この変形例の処理 手順を図3に示す。まず、ステップS11で演算回路1 0はD/Aコンバータ11と12から出力されるAGC 40 電圧がそれぞれ最大になるようなデジタル値をD/Aコ ンバータ11と12に出力する。これによって、RFA GC増幅器とIFAGC増幅器3の利得は最大となる。 【0037】次に、ステップS12でこの状態でD/A コンパータ11の出力のみ少し小さくなるようにD/A コンパータ11に与えるデジタル値を変える。そして、 ステップS13でAGCループが閉じたか否か判定す る。IC8への入力信号がIC8の復調回路70で復調 できる状態になったときはステップS19に進みAGC

号をD/A変換して出力させる。このとき、レベル検出 部9の出力値に応じたデジタル値がD/Aコンバータ1 1、12へ与えられ、とれらのデジタル値をD/A変換 したAGC信号がRFAGC増幅器、IFAGC増幅器 3にそれぞれ加えられる。

【0038】ステップS13でAGCループが閉じてい ないときは、AGCループが閉じるまでステップS12 でD/Aコンバータ11への入力を小さくしてRFAG C電圧を小さくしていく。ステップS14でD/Aコン 10 バータ11から出力されるAGC電圧が最小値になるま で、小さくしてもAGCループが閉じないときは、ステ ップS15でRFAGC用のD/Aコンパータ12から 出力されるAGC電圧を小さくする。そして、ステップ S16でAGCループが閉じるか否か判定しながらステ ップS15でRF用AGC電圧を小さくする。ステップ S17でD/Aコンバータ12から出力されるAGC電 圧が最小値になるまで、小さくしてもAGCループが閉 じないときは、ステップS18で信号が存在しないと判 定する。以上の動作はチャンネル切り換え毎に行われ 同等となる自動利得制御が行われる。

【0039】以上のように、本実施形態ではデジタル復 調IC8にAGC回路を含み、AGC回路の演算回路1 ○でIFAGC増幅器3の利得を制御するコントロール 信号と、RFAGC増幅器の利得を制御するコントロー ル信号をそれぞれ独立して変化させてシーケンシャルに 自動利得制御をしている。さらに、デジタル復調IC8 の内部で、D/A変換してから2つのコントロール信号 を出力しており、外部に回路を設ける必要もない。

【0040】<第2の実施形態>次に、本発明の第2の 実施形態について説明する。図4は第2の実施形態の受 信機のブロック図である。図4において、チューナ13 はRF入力信号のチャンネルを選択し、IF信号に変換 する。チューナ13は自動利得制御を行うRFAGC増 幅器を含んでいる。フィルタ14は信号の中間周波数の 成分のみ通過させる。中間周波数増幅器(IFAGC増 幅器) 15はフィルタ14より出力される IF信号の自 動利得制御を行う。

【0041】ミキサ16はIFAGC増幅器15で増幅 された I F 信号と発振器 1 7 より出力される一定の周波 数信号を混合し、ベースバンド信号を出力する。増幅器 18はミキサ16より出力されるベースバンド信号を増 幅する。A/Dコンパータ19は増幅器18で増幅され たベースバンド信号をデジタル信号に変換する。デジタ ル復調IC(デジタル復調処理回路)20はA/Dコン バータ19でデジタル信号に変換されたベースバンド信 号を復調する。デジタル復調IC20は自動利得制御を 行うAGC回路と、AGC回路で自動利得制御された信 号を復調する復調回路70を含んでいる。

ループが閉じたと判定し、ステップS20で各AGC信 50 【0042】AGC回路はレベル検出部21と演算回路

22と記憶領域23とD/Aコンバータ24とスイッチ 25とから成る。レベル検出部21はベースバンド信号 のレベルを検出する。演算回路22はRFAGC増幅器 の利得又は IFAGC 増幅器 15の利得の一方を可変す る第1のコントロール信号と、他方を固定する第2のコ ントロール信号を出力する。D/Aコンバータ24は2 つのコントロール信号をアナログ信号に変換する。

【0043】2つのコントロール信号のうち一方は一定 の電圧であるので、1つのD/Aコンバータ24で2つ 力することができる。そして、スイッチ25は演算回路 22の制御によってD/Aコンバータ24より出力され るアナログ信号をRFAGC増幅器とIFAGC増幅器 15に切り替えて供給し、RFAGC増幅器とIFAG C増幅器 15の利得の一方を固定し、他方を変化させ る。とのとき、RFAGC増幅器の利得とIFAGC増 幅器15の利得が変化する方は利得が最小から最大まで 変化するので、演算回路22より出力されるコントロー ル信号は共通できる。

【0044】記憶領域23はチャンネル毎のRFAGC 20 増幅器が最大値となる切り替え点をあらかじめ記憶して いる。これにより、AGC回路は利得のコントロールが 簡単となる。スイッチ25はD/Aコンバータ24より 出力される利得を可変するコントロール信号をD/A変 換した電圧をRFAGC増幅器と IFAGC増幅器 15 の一方に出力し、他方には利得を固定するコントロール 信号をD/A変換した最大値又は最小値のいずれかの固 定レベルを出力する。

【0045】CCで、RFAGC増幅器とIFAGC増 GC電圧が大きいとき利得が大きく、AGC電圧が小さ いとき利得が小さくなるものとする。

【0046】入力信号を受信した初期の段階や希望する チャンネルに切り替えた直後の段階で演算回路22は図 5に従った処理を行う。まず、ステップS22で演算回 路22は希望するチャンネルの切り替え点を記憶領域2 3から読み取り、RFAGC増幅器の利得とIFAGC 増幅器の利得を切り替え点に設定する。この切り替え点 によって、RFAGC用のRFAGC電圧が最大とな て、スイッチ25は利得を可変するD/Aコンバータ2 4の出力をRFAGC増幅器に出力し、利得を固定する D/Aコンバータ24の最小値の出力をIFAGC増幅 器15に出力する。そして、ステップS23でレベル検 出部21からの入力により入力信号の大きさを電圧に変 換する。入力信号の大きさは二乗平均値で求める。

【0047】そして、ステップS24で入力信号の大き さと切り替え点に対応する本来の入力信号のレベルに対 応する基準レベルを比較する。基準レベルは演算回路2

より求められ、レジスタ等で一時的に記憶される。入力 信号の大きさが基準レベルより大きい場合にはステップ S25に進み、演算回路22はRFAGC用のAGC電 圧が最小となるようにデジタル値を出力する。そして、 スイッチ25は演算回路22により利得を変化させるD /Aコンバータ24のアナログ信号をRFAGC増幅器 に出力するように切り替わり、IFAGC増幅器15へ は最小値のIFAGC電圧を出力する。

【0048】次に、ステップS26でRFAGC電圧を のコントロール信号をD/A変換したアナログ信号を出 10 少し大きくなるようにD/Aコンバータ24に与えるデ ジタル値を変える。そして、ステップS27でAGCル ープが閉じたか否か判定する。IC20への入力信号が 復調回路70で復調できる状態になったときはステップ S29に進みAGCループが閉じたと判定し、ステップ S30でIFAGC電圧を固定し、レベル検出部21の 出力値に応じたデジタル値がD/Aコンバータ24に与 えられるので、とのデジタル値をD/A変換したAGC 信号がスイッチ25からRFAGC増幅器に与えられ る。これにより、入力信号のレベル変動に応じてAGC 回路は自動利得制御を行う。

> 【0049】ステップS27でAGCループが閉じない ときは、ステップS28でRFAGC電圧が最大値(切 り替え点)であると判定されるまで、ステップS26で RFAGC電圧を大きくしていく。ステップS28でR FAGC電圧が最大値となるまで大きくしてもAGCル ープが閉じないときは、ステップS24で再度入力信号 の大きさが基準レベルより大きいか否か判定する。

【0050】ステップS24で入力信号の大きさが基準 レベルより大きくない場合には、ステップS31に進 幅器3はD/Aコンバータ11、12から与えられるA 30 み、演算回路22はIFAGC電圧を少し大きくするよ うにデジタル値を変える。このとき、スイッチ25は利 得を可変するD/Aコンバータ24の出力をIFAGC 増幅器15に与え、RFAGC電圧は最大値となるよう にする。そして、ステップS32でAGCループが閉じ るか否か判定する。

【0051】AGCループが閉じたときは、ステップS 35でAGCループが閉じたと判定し、ステップS36 でRFAGC電圧を最大値に固定し、レベル検出部21 の出力値に応じたデジタル値がD/Aコンバータ24に り、IFAGC用のIFAGC電圧が最小となる。そし 40 与えられ、このデジタル値をD/A変換したAGC信号 がスイッチ25からIFAGC増幅器15に与えられ る。とれにより、入力信号に応じてAGC回路は自動利 得制御を行う。

【0052】ステップS32でAGCループが閉じない ときは、ステップS33でIFAGC電圧が最大値であ ると判定されるまで、ステップS31でIFAGC電圧 を大きくしていく。ステップS33でIFAGC電圧を 最大値となるまで大きくしてもAGCループが閉じない ときは、ステップS34で信号が存在しないと判定され 2において希望するチャンネルと切り替え点から演算に 50 る。以上の動作はチャンネル切り替え毎に行われる。以

上のように演算回路22は受信入力信号の大きさによっ て基準レベルと比較して強制的にデジタル値を決める機 能と、受信入力信号の大きさに応じたデジタル値をD/ Aコンバータ24に与える機能とを有する。

【0053】このような処理によって、入力信号が大き い場合にはRFAGC増幅器の利得を大きくするだけで AGCループは閉じることになる。一方、入力信号のレ ベルが弱いときには、必ずRFAGC増幅器は最大利得 となるような自動利得制御となっている。また、本実施 ッチ25で切り替えてコントロール信号を出力するの で、1つのD/Aコンバータ24でRFAGC増幅器と IFAGC増幅器15の利得の制御を実現できる。

【0054】そして、基準レベルをチャンネルごとに設 定できるのでチャンネル間のばらつきを補正して特性の 良い制御ができるようになっている。また、チャンネル の切り替えにともなって、本処理が実行されるが、まず 記憶領域23から読み込まれた切り替え点で利得を設定 してRFAGC増幅器の利得とIFAGC増幅器15の 利得のいずれを変化させるか判断しているので、上記第 20 1の実施形態の処理(図2、図3)に比べて処理速度が 向上する。

【0055】また、演算回路22の処理手順の変形例を 図6に示す。まずステップS41で演算回路22は希望 するチャンネルの切り替え点を記憶領域23から読み取 り、RFAGC増幅器の利得とIFAGC増幅器の利得 を切り替え点に設定する。そして、ステップS42で入 力信号の大きさを電圧に変換する。入力信号の大きさは 二乗平均値で求める。

【0056】そして、ステップS43で入力信号の大き 30 さと切り替え点に対応する本来の入力信号のレベルに対 応する基準レベルを比較する。入力信号の大きさが基準 レベルよりも大きい場合にはステップS44に進み、演 算回路22はIFAGCの利得を固定したままRFAG C電圧を少し小さくするようにデジタル値を変える。と のとき、スイッチ25はD/Aコンバータ24の利得を 変化させるためのアナログ信号をRFAGC増幅器に与 え、IFAGC電圧は最小値となるようにする。

【0057】そして、ステップS45でAGCループが 閉じるか否か判定する。AGCループが閉じたときは、 ステップS48でAGCループが閉じたと判定し、ステ ップS49でIFAGC電圧を最小値に固定し、レベル 検出部21の出力値に応じたデジタル値がD/Aコンバ ータ24に与えられるので、このデジタル値をD/A変 換したAGC信号がスイッチ25からRFAGC増幅器 に与えられる。ステップS45でAGCループが閉じな いときは、ステップS46でRFAGC電圧が最小値と 判断されるまでRFAGC電圧を小さくしていく。ステ ップS46でRFAGC電圧を最小値となるまで小さく してもAGCループが閉じないときは、ステップS47 50 構成している。CMOS演算増幅器28の出力はローバ

で信号が存在しないと判定される。

【0058】ステップS43で入力信号の大きさが基準 レベルよりも大きくない場合にはステップS50に進 み、演算回路22はIFAGC用のAGC電圧が最大と なるようにデジタル値を出力するように切り替え、IF AGC増幅器15へはIFAGC電圧の最大値を出力す る。このとき、RFAGC電圧は最大値にする。

【0059】次に、ステップS51でIFAGC電圧を 少し小さくするように D/A コンバータ24 に与えるデ 形態では入力信号と基準電圧の大小の判定をもとにスイ 10 ジタル値を変える。そして、ステップS52でAGCル ープが閉じたか否か判定する。AGCループが閉じたと きにはステップS54に進みAGCループが閉じたと判 定し、ステップS55でRFAGC電圧を固定し、レベ ル検出部21の出力値に応じたデジタル値がD/Aコン バータ24に与えられるので、とのデジタル値をD/A 変換したAGC信号がスイッチ25からIFAGC増幅 器15に与えられる。

> 【0060】ステップS52でAGCループが閉じない ときは、ステップS53でIFAGC電圧が最小値であ ると判定されるまで、ステップS51でIFAGC電圧 を小さくしていく。ステップS53でIFAGC電圧が 最小値であると判定したときは再度ステップS43で再 度入力信号の大きさが基準レベルよりも大きいか否か判 定する。

> 【0061】 <第3の実施形態>次に、本発明の第3の 実施形態について説明する。図9に示すように一系統の AGC出力しか持っていないデジタル復調IC51を用 いた場合であっても、AGC制御回路46を構成するこ とによってデジタル復調IC51から出力されるAGC コントロール信号を処理して上記第1の実施形態又は第 2の実施形態と同等の効果を得ることができる。なお、 第3の実施形態ではデジタル復調IC51は図9の場合 と同じQAM復調ICである。

> 【0062】CCで、RFAGC増幅器43とIFAG C増幅器45(図9参照)は図7に示すアナログ回路で 構成されたAGC制御回路から与えられる電圧が大きい ときに利得が大きく、電圧が小さいときに利得が小さく なるものとする。

【0063】図7において、デジタル復調IC51から 40 送られてくるアナログのコントロール信号は抵抗値Rの 抵抗26を介してСMOS演算増幅器28の反転入力端 子(-) に入力される。

【0064】CMOS演算増幅器28の非反転入力端子 (+) には一定電圧V c c/2 が電圧源30から抵抗値 Rの抵抗29を介して入力される。ただし、VccはA GC制御回路の電源電圧である。CMOS演算増幅器2 8の出力端子と反転入力端子(-)は抵抗値Rの抵抗2 7を介して接続されている。CMOS演算増幅器28と 抵抗26、27、29と電圧源30は第1の増幅回路を

スフィルタ45で低周波成分のみ通過させられる。

【0065】ローパスフィルタ45は抵抗31とキャバ シタ32とから成る。抵抗31にはCMOS演算増幅器 28より出力される信号が通過する。キャパシタ32は 一端がグランドレベルに接続され、他端が抵抗31の信 号の通過した側に接続されている。ローパスフィルタ4 5の出力は I F A G C 側と R F A G C 側に分けられる。 【0066】IFAGC側では、ローパスフィルタ45 の出力が抵抗値Rの抵抗33を介してCMOS演算増幅 器35の反転入力端子(- )に入力される。CMOS演 10 号がVccのときに0となる点81を結んだ直線とな 算増幅器35の非反転入力端子(+)には一定電圧V c c/3が電圧源37から抵抗値Rの抵抗36を介して入 力される。CMOS演算増幅器35の出力端子と反転入 力端子(-)は抵抗値2Rの抵抗34を介して接続され ている。そして、CMOS演算増幅器35の出力端子よ りコントロール信号IFAGCがIFAGC増幅器へ出 力される。CMOS演算増幅器35と抵抗33、34、 36と電圧源37は第3の増幅回路を構成している。

【0067】RFAGC側では、ローパスフィルタ45 の出力が抵抗値Rの抵抗38を介してСMOS演算増幅 20 Vcc/2までの範囲Jではグランドレベルに固定され 器40の反転入力端子(-)に入力される。CMOS演 算増幅器40の非反転入力端子(+)には一定電圧2V cc/3が電圧源42から抵抗値Rの抵抗41を介して 入力される。CMOS演算増幅器40の出力端子と反転 入力端子(-)は抵抗値2Rの抵抗39を介して接続さ れている。CMOS演算増幅器40の出力端子よりRF AGC増幅器の利得を制御するためのコントロール信号 RFAGCが出力される。CMOS演算増幅器40と抵 抗38、39、41と電圧源42は第2の増幅回路を構 成している。

【0068】この図7に示す回路では、演算増幅器28 等から成る第1の増幅回路は1C51からのコントロー ル信号と一定電圧Vcc/2の差を-1倍して一定電圧 Vcc/2に加えた信号を出力する。そして、ローパス フィルタ45は第1の増幅回路より出力される信号の低 周波成分のみを通過させる。

【0069】そして、演算増幅器35等から成る第3の 増幅回路はローパスフィルタ45の出力と一定電圧V c c/3との差を-2倍して一定電圧Vcc/3に加えた 信号IFAGCを出力する。演算増幅器40等から成る 40 の一方を固定し、他方を変化させる処理を行うことがで 第2の増幅回路はローバスフィルタ45の出力と一定電 圧2 V c c / 3 との差を-2 倍して一定電圧 2 V c c / 3に加えた信号RFAGCを出力する。ただし、図7に 示すアナログ回路はグランドレベルと電源電圧Vccの 間で動作するので、この範囲を超えて信号IFAGC、 RFAGCを出力することはできない。

【0070】これにより、例えば復調ICからのコント ロール信号がVcc/4であるときに、第1の増幅回路 の出力となる点 a の電圧は 3 V c c / 4 となる。 そし

ンドレベルとなる。

【0071】とのようにして求めた点aでの電圧、コン トロール信号IFAGC、コントロール信号RFAGC の特性を図8に示す。なお、図8において横軸はIC5 1から出力されるコントロール信号を示し、縦軸は第1 の増幅回路、第2の増幅回路、第3の増幅回路の各出力 を示す。第1の増幅回路の出力点aの電圧はIC51か らのコントロール信号が0 (グランドレベル) のときに Vccとなる点80と11C51からのコントロール信 る。これにより、第2の増幅回路より出力される信号R FAGCはIC51からのコントロール信号が0のとき 0となる点82とIC51からのコントロール信号がV cc/2のときにVccとなる点83を結んだ直線とな るが、IC51からのコントロール信号がVcc/2か **らVccまでの範囲Kでは信号RFAGCは飽和して電** 源電圧Vccとなる。

【0072】一方、第3の増幅回路より出力される信号 IFAGCはIC51からのコントロール信号が0から た状態となり、IC51からのコントロール信号がVc c/2からVccまでの範囲Kでは、IC51からのコ ントロール信号がVcc/2のとき0となる点84と1 C51からのコントロール信号がVccのときにVcc となる点85を結んだ直線となる。

【0073】したがって、復調【C51からのコントロ ール信号が0~Vcc/2であるときには、アナログ回 路はコントロール信号IFAGCを最小値に固定し、コ ントロール信号RFAGCを復調IC51からのコント 30 ロール信号に応じて O ~ V c c に変化させる。そして、 復調 I C 5 1 からのコントロール信号が V c c / 2 ~ V c c であるときには、アナログ回路はコントロール信号 IFAGCを復調IC51からのコントロール信号に応 じて0~Vccに変化させ、コントロール信号RFAG Cを最大値に固定する。

【0074】このように本実施形態のアナログ回路を用 いると、現在一般的に用いられている一系統のコントロ ール電圧を出力するデジタル復調 I C 5 1 (図9参照) でもVcc/2を切り替え点として、コントロール信号 きる。そのため、本実施形態においても上記第1の実施 形態(図1)や第2の実施形態(図4)と同様の効果が 得られる。なお、電圧源30、37、42は電源電圧V c c を単純に分圧したもの等でよいので、従来のAGC 制御回路46(図9参照)で必要であった電圧の調整は 本実施形態では不要である。

【0075】また、デジタル復調 I C 51 (図9参照) より出力される信号が上の場合の信号にさらにインバー トされているときにも同様の考え方で、図7に示す回路 て、RFAGCはVcc/2となり、RFAGCはグラ 50 を用いて信号が基準レベルの大小によって一方のAGC コントロール信号を固定し、他方のAGCコントロール 信号を変化させるようにできる。

#### [0076]

【発明の効果】以上説明したように、本発明の請求項1 によれば、受信機はRFAGC増幅器とIFAGC増幅 器の利得をデジタル復調処理回路に含まれる演算回路に よってそれぞれ独立に変化させ、レベル検出部でレベル 検出を行うことによって自動的に利得の設定を行う。そ のため、入力信号のレベルが低い場合でも雑音指数特性 が良く、安定して利得の制御をすることができる。

【0077】また、請求項2によれば、RFAGC増幅 器とIFAGC増幅器の利得の一方を例えば最小に固定 し、他方を最小から最大まで変化させる。そして、その 他方が最大に達してもデジタル復調処理回路がデジタル 復調できないときには、他方を最大に固定したまま一方 を最小から最大まで変化させる制御を行う。このように 演算回路ではシーケンシャルな制御によって利得制御が 行われるので、従来生産時に必要であった電圧の調整作 業が不要となる。

【0078】また、請求項3によれば、演算回路が記憶 20 領域よりチャンネルごとの切り替え点を読み取ってRF AGC増幅器とIFAGC増幅器の利得を切り替え点に 設定し、そのときレベル検出部で検出されるベースバン ド信号のレベルから基準レベルを比較することによって 利得の自動設定の処理を分ける。これにより、チャンネ ルに応じた利得制御を行うのでチューナ等で生じるチャ ンネル間のばらつきがないよいように補正することがで きる。また、処理を切り分けることによって処理時間の 短縮にもなる。

【0079】また、請求項4によれば、演算回路が利得 30 3、15 を変化させる第1の利得コントロール信号と利得を固定 する第2の利得コントロール信号を出力する。そして、 第1の利得コントロール信号と第2の利得コントロール 信号は1台のD/AコンバータでD/A変換される。そ して、演算回路の制御によってスイッチを切り替えてR FAGC増幅器とIFAGC増幅器の一方にD/A変換 された第1の利得コントロール信号を送り、他方にD/ A変換された第2の利得コントロール信号を送る。これ により、1台のD/Aコンバータで自動利得制御を行う ことができるのでデジタル復調処理回路は回路規模を小 40 23 さくできる。

【0080】また、請求項5によれば、デジタル復調処 理回路がベースパンド信号のレベルを検出してアナログ 信号に変換して出力するような現在一般的に使われてい る一系統のデジタル復調ICのAGCコントロール出力 の場合でも、アナログ回路がその出力をアナログ信号処 理することによって、RFAGC増幅器の利得とIFA GC増幅器の利得をそれぞれ独立して制御するのと同様 の効果が得られる。

【0081】また、アナログ回路は3つの増幅回路を用 50 35

いて、それらの利得と入力される一定電圧をそれぞれ変 化させてあるので、RFAGC増幅器とIFAGC増幅 器の利得をそれぞれ独立に制御するのと同じ制御を行う ことができる。さらに、このアナログ回路では生産時の 電圧調整作業が不要であるので生産工程が簡略となる。

#### 【図面の簡単な説明】

【図1】 本発明の第1の実施形態の受信機のブロック

【図2】 その受信機の演算回路での処理手順を示すフ 10 ローチャート。

【図3】 その処理手順の変形例を示すフローチャー ١.

【図4】 本発明の第2の実施形態の受信機のブロック 図。

【図5】 その受信機の演算回路での処理手順を示すフ ローチャート。

【図6】 その処理手順の変形例を示すフローチャー ١.

【図7】 本発明の第3の実施形態の受信機のアナログ 回路の回路図。

【図8】 そのアナログ回路の出力特性図。

【図9】 従来の受信機のブロック図。

【図10】 その受信機のAGC制御回路の内部構成を 示す回路図。

【図11】 そのAGC制御回路の内部構成の別例を示 す回路図。

#### 【符号の説明】

1, 13 チューナ

2.14 フィルタ

中間周波数増幅器(IFAGC増幅器)

4.16 ミキサ

5. 17 発振器

6, 18 増幅器

7, 19 A/Dコンバータ

デジタル復調IC(デジタル復調処理回 8, 20 路)

9, 21 レベル検出部

10, 22 演算回路

D/Aコンバータ 11, 12

記憶領域

24 D/A コンバータ

25 スイッチ

26, 27 抵抗

CMOS演算增幅器 2.8

29 抵抗

30 電圧源

3 1 抵抗

32 キャバシタ


33、34 抵抗

CMOS演算增幅器


25

(11)


特開2000-209118




【図7】



# [図9]



# 【図10】



# フロントページの続き

Fターム(参考) 5J100 JA01 KA05 LA00 LA02 LA10

LA11 QA01 SA02

5K004 AA05 FH01 FH04 FH06

5K020 AA03 DD11 DD21 DD26 EE01

EE04 EE05 HH11 HH13 KK07

5K061 AA01 AA08 AA11 BB15 CC08

CC23 CC45 CC52 CD04